CORR-U>:5-471-082

(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平7-193153

(43)公開日 平成7年(1995)7月28日

(51) Int.Cl. 6

識別記号

FI

H01L 21/8249

27/06

27/04

21/822

21/331

審査請求 未請求 請求項の数17 OL (全26頁) 最終頁に続く

(21)出願番号

特願平5-333781

(71)出願人 000005049

シャープ株式会社

(22)出願日

平成5年(1993)12月27日

大阪府大阪市阿倍野区長池町22番22号

(72)発明者 前田 弘

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内

(74)代理人 弁理士 野河 信太郎

(54) 【発明の名称】半導体装置とその製造方法

(57)【要約】

【構成】 第1導電型埋め込みコレクタ、第2導電型ベース、及び第1導電型エミッタを具備した縦型バイポーラトランジスタの前記第2導電型ベースにおける不純物濃度が約1~3×10¹¹ cm⁻¹、第2導電型ベースの拡散深さが0.8~2.3 μmであり、さらに、第2導電型ベースと第1導電型エミッタとが短絡されている静電破壊防止素子を有する半導体装置。

【効果】 上記の構成の静電破壊防止素子において、コレクターエミッタ間でパンチスルーブレイクダウンを起こさせ、それをトリガーとしてスナップパックを起こさせることができる。従って、エミッタ領域全域に空乏層が大きく広がり、電界が集中しにくくなるとともに、電流が集中しなくなり、アバランシェブレイクダウントリガーのような発熱による素子の破壊が起こりにくい静電破壊防止素子を具備した半導体装置を提供することができる。

【特許請求の範囲】

【請求項1】 半導体基板を用いて形成された又は半導体基板の表面層から該半導体基板上に積層されたエピタキシャル層にかけて形成された第1導電型埋め込みコレクタ、

前記エピタキシャル層に形成された低濃度不純物ウェルである第2導電型ベース、及び前記第2導電型ベースの表面層に形成された第1導電型エミッタ、

を具備した縦型バイポーラトランジスタの前記第2導電

型ベースにおける不純物濃度が約1~3×10¹¹ c m⁻¹、第2導電型ベースの拡散深さが0.8~2.3 μ mであり、さらに、第2導電型ベースと第1導電型エミッタとが短絡されている静電破壊防止素子を有することを特徴とする半導体装置。

【請求項2】 静電破壊防止素子が、N又はPチャネルあるいはCMOSに併設されている請求項1記載の半導体装置。

【請求項3】 静電破壊防止素子が、バイポーラトランジスタに併設されている請求項1記載の半導体装置。

【請求項4】 静電破壊防止素子が、BiCMOSに併 20 設されている請求項1記載の半導体装置。

【請求項5】 半導体基板を用いて形成された又は半導体基板の表面層から該半導体基板上に積層されたエピタキシャル層にかけて形成された第1導電型埋め込みコレクタ、

前記エピタキシャル層に形成された低濃度不純物ウェル である第2導電型ベース、

前記第2導電型ベースの表面層に形成された第1導電型エミッタ、及び前記第2導電型ベースに隣接して形成され、表面層に高濃度取り出し拡散層を有する第1導電型 30 埋め込みコレクタ取り出し拡散層、を具備した縦型バイポーラトランジスタの前記第2導電型ベースが、表面層であって、かつ少なくとも第1導電型埋め込みコレクタ取り出し拡散層内の高濃度取り出し拡散層に接触する第2導電型の高濃度拡散層を有しており、前記第2導電型ベースの不純物濃度が約1~3×10''cm'、第2導電型ベースの拡散深さが0.8~2.3 μmであり、さらに、第2導電型ベースと第1導電型エミッタとが短絡されている静電破壊防止素子を有することを特徴とする半導体装置。 40

【請求項6】 第1導電型埋め込みコレクタ取り出し拡 散層内から第2導電型ベース内にわたって、第1導電型 コレクタ補償拡散層が形成されており、第2導電型の高 濃度拡散層が、さらに前記第1導電型コレクタ補償拡散 層に接触している請求項5記載の半導体装置。

【請求項7】 第2導電型の高濃度拡散層が約6×10 1 ~ 2×10 cm である請求項5又は6のいずれか に記載の半導体装置。

【請求項8】 静電破壊防止素子が、N又はPチャネル あるいはCMOSに併設されている請求項5~7のいず 50

れかに記載の半導体装置。

【請求項9】 静電破壊防止素子が、バイポーラトランジスタに併設されている請求項5~7のいずれかに記載の半導体装置。

【請求項10】 静電破壊防止素子が、BiCMOSに 併設されている請求項5~7のいずれかに記載の半導体 装置。

【請求項11】 N又はPチャネルMOSもしくはCM OSトランジスタと静電破壊防止素子とを具備する請求 10 項1記載の半導体装置の製造方法において、(i) 半導体 基板に、MOSトランジスタ形成領域として第2導電型 低濃度不純物ウェルを形成すると同時に、静電破壊防止 素子の第2導電型ベースを約1~3×10¹¹ cm⁻¹の不 純物濃度で形成する工程、(ii)MOSトランジスタの前 記第2導電型低濃度不純物ウェルに第1導電型ソース/ドレイン領域を形成すると同時に、静電破壊防止素子の前記第2導電型ベース内に第1導電型エミッタを形成する工程を含むことを特徴とする半導体装置の製造方法。

【請求項12】 バイポーラトランジスタと静電破壊防止素子とを具備する請求項1記載の半導体装置の製造方法において、(i) バイポーラトランジスタの素子分離のための第2導電型低濃度不純物ウェルを形成すると同時に、静電破壊防止素子の第2導電型ベースを約1~3×1011 cm⁻¹の不純物濃度で形成する工程、(ii)バイポーラトランジスタの第2導電型ベースを形成したのち、バイポーラトランジスタの第2導電型ベース内に第1導電型エミッタを形成すると同時に、静電破壊防止素子の第2導電型ベース内に第1導電型エミッタを形成する工程、を含むことを特徴とする半導体装置の製造方法。

【請求項13】 BiCMOSと静電破壊防止素子とを具備する請求項1記載の半導体装置の製造方法において、(i) MOSトランジスタ形成領域として第2導電型低濃度不純物ウェルと、バイポーラトランジスタの素子分離のための第2導電型低濃度不純物ウェルとを形成すると同時に、静電破壊防止素子の第2導電型ベースを約1~3×10¹¹ cm の不純物濃度で形成する工程、(ii)バイポーラトランジスタの第2導電型ベースを形成したのち、MOSトランジスタのソース/ドレイン領域と、バイポーラトランジスタの第2導電型ベース内に第1導電型エミッタとを形成すると同時に、静電破壊防止素子の第2導電型ベース内に第1導電型エミッタを形成する工程、を含むことを特徴とする半導体装置の製造方法。

【請求項14】 N又はPチャネルMOSもしくはCM OSトランジスタと静電破壊防止素子とを具備する請求項5記載の半導体装置の製造方法において、(i) 半導体基板に、MOSトランジスタ形成領域として第2導電型低濃度不純物ウェルを形成すると同時に、静電破壊防止素子の第2導電型ベースを約1~3×10¹¹ cm⁻¹の不純物濃度で形成する工程、(ii)MOSトランジスタの第

2 導電型低濃度不純物ウェル内の素子分離領域となる領域に、表面反転電圧確保のための第 2 導電型の高濃度拡散層を形成すると同時に、静電破壊防止素子の第 2 導電型ベース内に第 2 導電型の高濃度拡散層を形成する工程、(iii) MOSトランジスタの前記第 2 導電型低濃度不純物ウェルに第 1 導電型ソース/ドレイン領域を形成すると同時に、静電破壊防止素子の前記第 2 導電型ベース内に第 1 導電型エミッタを形成するとともに、前記静電破壊防止素子の第 2 導電型ベース内の第 2 導電型の高濃度拡散層と接触するように第 1 導電型埋め込みコレクタ取り出し拡散層の表面層に高濃度取り出し拡散層を形成する工程を含むことを特徴とする半導体装置の製造方法。

【請求項15】 バイポーラトランジスタと静電破壊防 止素子とを具備する請求項5記載の半導体装置の製造方 法において、(i) バイポーラトランジスタの素子分離の ための第2導電型低濃度不純物ウェルを形成すると同時 に、静電破壊防止素子の第2導電型ペースを約1~3× 10''cm'の不純物濃度で形成する工程、(ii)バイポ ーラトランジスタの第2導電型低濃度不純物ウェル内の 20 素子分離領域となる領域に、表面反転電圧確保のための 第2導電型の高濃度拡散層を形成すると同時に、静電破 壊防止素子の第2導電型ペース内に第2導電型の高濃度 拡散層を形成する工程、(iii) バイポーラトランジスタ の第2導電型ペースを形成した後、バイポーラトランジ スタの第2導電型ベース内に第1導電型エミッタを形成 すると同時に、静電破壊防止素子の第2導電型ペース内 に第1導電型エミッタを形成するとともに、前記静電破 壊防止素子の第2導電型ペース内の第2導電型の高濃度 拡散層と接触するように第1導電型埋め込みコレクタ取 り出し拡散層の表面層に高濃度取り出し拡散層を形成す る工程を含むことを特徴とする半導体装置の製造方法。 【請求項16】 BiCMOSと静電破壊防止素子とを 具備する請求項5記載の半導体装置の製造方法におい て、(i) MOSトランジスタ形成領域として第2導電型 低濃度不純物ウェルと、バイポーラトランジスタの素子 分離のための第2導電型低濃度不純物ウェルとを形成す ると同時に、静電破壊防止素子の第2導電型ベースを約 1~3×10''cm⁻¹の不純物濃度で形成する工程、(i i)MOSトランジスタの第2導電型低濃度不純物ウェル 40 内の累子分離領域となる領域と、バイポーラトランジス タの第2導電型低濃度不純物ウェル内の素子分離領域と なる領域とに、表面反転電圧確保のための第2導電型の 高濃度拡散層を形成すると同時に、静電破壊防止累子の 第2導電型ベース内に第2導電型の高濃度拡散層を形成 する工程、(iii) バイポーラトランジスタの第2導電型 ベースを形成した後、MOSトランジスタのソース/ド レイン領域と、バイポーラトランジスタの第2導電型ペ ース内に第1導電型エミッタとを形成すると同時に、静 電破壊防止素子の第2導電型ペース内に第1導電型エミ 50

ッタを形成するとともに、前記静電破壊防止素子の第2 導電型ペース内の第2導電型の高濃度拡散層と接触する ように第1導電型埋め込みコレクタ取り出し拡散層の表 面層に高濃度取り出し拡散層を形成する工程を含むこと を特徴とする半導体装置の製造方法。

【請求項17】 静電破壊防止素子の前記第2導電型ペース内に第2導電型の高濃度拡散層を形成した後、該第2導電型の高濃度拡散層に接触するように、第1導電型埋め込みコレクタの取り出し拡散層内から第2導電型ペース内にわたって第1導電型コレクタ補償拡散層を形成する工程を含む請求項14~16のいずれかに記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、半導体装置及びその製造方法に関し、より詳細には、静電破壊防止素子として、縦型バイポーラトランジスタを有するMOS、Bi CMOS又はバイポーラ等の半導体装置及びその製造方法に関する。

20 [0002]

【従来の技術】従来から、半導体装置の保護回路が組み 込まれた種々の半導体装置が提案されている。

(i) 例えば、特開昭62-69678号公報には、MOSプロセスにおいて、エピタキシャル層を用いない静電破壊防止素子として、横型バイポーラトランジスタを用いる発明が提案されている。このような横型バイポーラトランジスタにおいては、アバランシェブレイクダウン電流をトリガーとし、スナップバックして電流が流れるものである。以下に、横型バイポーラトランジスタの製造方法を説明する。

【0003】図34(a)に示したように、 2×10^{14} cm⁻¹程度のp⁻基板301上全面に、熱酸化膜とナイトライド膜を形成し、活性領域となる部分にナイトライド膜302を残すようにエッチングする。次いで、図34(b)に示したように、ロコス酸化後、ベース取り出し拡散層を形成するため、レジストをマスク303として用いて、所望の領域にイオン注入(''BF₁')を行う。

【0004】その後、図34(c)に示したように、エミッタ、コレクタ形成のため、レジストをマスク304として用いて、所望の領域にイオン注入('As')を行う。そして、図34(d)に示したように、メタル配線(図35中、305)によって、エミッタとベースとをショートさせて、横型バイポーラトランジスタを作製する。

【0005】この半導体装置の平面図を図35に示す。 この静電破壊防止素子の横型バイポーラトランジスタ は、コレクタに逆バイアスをかけると、コレクターベー ス間でアバランシェブレイクダウンを起こす。このアバ ランシェブレイクダウン電流がトリガーとなり、トラン

ジスタ動作が起こり、スナップパックして電流が流れ る。この索子を回路入力部分に採用することにより、静 電気による過電流、過電圧を逃がし、内部回路の保護に 使用することができる。

【0006】(ii)また、上記のようなMOSプロセスの 他に、パンチスループレイクダウンをトリガーとして、 スナップバックする横型バイポーラトランジスタを、静 電破壊防止索子として用いるものも提案されている。図 36 (a) に示したように、p⁻ 基板 3 1 1 に熱酸化膜 とナイトライド膜を形成し、素子分離領域となる部分以 10 外のナイトライド膜を除去し、活性領域となる領域上に ナイトライド膜312を形成する。この時、エミッタと コレクタとが形成される領域間のスペースXは上記の例 で示したものよりも狭くする。これはコレクターベース 間のアバランシェブレイクダウンを起こす電圧よりも低 い電圧で、コレクターエミッタ間のパンチスループレイ クダウンを起こさせるためである。

【0007】次いで、図36(b)に示したように、ロ コス酸化を行い、ナイトライド膜312を除去する。そ して、ペース取り出し拡散を形成するため、レジストを 20 マスク313として用いて、所望の領域にイオン注入(''BF,') を行う。その後、図36(c) に示したよう に、エミッタ、コレクタ形成のため、レジストをマスク 314として用いて、所望の領域にイオン注入 ('As ') を行う。

【0008】そして、図36(d)に示したように、メ タル配線(図37中、315)によって、エミッタとベ ースとをショートさせて、横型バイポーラトランジスタ を作製する。この半導体装置の平面図を図37に示す。 この静電破壊防止素子の横型バイポーラトランジスタ は、コレクタに逆バイアスをかけると、コレクターエミ ッタ間でパンチスループレイクダウンを起こす。このパ ンチスループレイクダウン電流がトリガーとなりトラン ジスタ動作が起こり、スナップバックして電流が流れ る。この素子を回路入力部分に採用し、静電気による過 電流、過電圧をこの索子により逃がし、内部回路の保護 に使用している。

【0009】(iii) さらに、特公昭61-36711号 公報には、バイポーラプロセスにおいて、アバランシェ ブレイクダウン電流をトリガーとして、スナップパック 40 する縦型バイポーラトランジスタを静電破壊防止累子と して用いる発明が提案されている。図38(a)に示し たように、p型基板321上に、アンチモン(Sb)を 含むスピンオンガラス (SOG) (図示せず)を塗布 し、ドライブインで n' 埋め込みコレクタ323を形成 する。そして、基板321上に形成されたSOGを除去 する。

【0010】次いで、図38(b)に示したように、基 板321上に、nエピタキシャル層324を成長させ、

を形成する。そして、索子分離領域となるpウエル形成 のためレジストをマスク326として用いて、SiO 膜325をエッチングした後、'1B'イオン注入を行 う。

【0011】図38 (c)・に示したように、素子分離領 域形成のためのpウエル熱拡散を行い、pウエル327 を形成した後、レジスト328を塗布し、フォトリソグ ラフィエ程によりレジストのパターニングを行い、パイ ポーラトランジスタのベース形成領域に酸化膜325エ ッチング、''B'イオン注入を行う。図38(d)に示 したように、ペース331が形成された基板321上に レジスト329を塗布した後、バイポーラトランジスタ のエミッタとコレクタ取り出し拡散層の形成領域の酸化 膜330をエッチングし、''As'イオン注入を行い、 この時、同時にペースとnエピタキシャル層324のコ レクタ領域にまたがった拡散領域も形成する。

【0012】図38(e)に示したように、エミッタ3 32、コレクタ取り出し拡散層333及び拡散層334 を形成したのち、電極形成のためのコンタクトを形成す る。さらに、図39に示したように、A1-Si電極3 35を形成する。この時、図40に示したように、エミ ッターペース間をショートする様に配線する。図41 に、エミッタ直下の不純物の濃度プロファイルを示す。 【0013】この静電破壊防止素子のバイポーラトラン ジスタは、エミッタ濃度が2×10''cm'程度、ペー ス濃度が5×10¹ cm⁻¹程度、コレクタn⁻エピ濃度 が5×''cm''程度となる。この状態でコレクタに逆バ イアスをかけると、コレクターベース間のpn接合表面 付近Y(図39)で、アバランシェブレイクダウンを6 V程度で起こす。このアバランシェブレイクダウン電流 がトリガーとなり、トランジスタ動作が起こり、図42 に示したように、スナップバックして電流が流れる。こ の時ペース濃度が5×10¹¹ cm⁻¹であるので、コレク ターエミッタ間のパンチスループレイクダウンは起こら ない。従って、この索子を回路入力部分に採用すること により、静電気による過電流、過電圧を逃がし、内部回 路の保護に使用することができる。

【0014】(iv)BiCMOSプロセスにおいては、M OS部分及びバイポーラ部分には、それぞれ横型バイポ ーラトランジスタ及び縦型バイポーラトランジスタをそ れぞれ併用して、所望のBiCMOSを作製することが できる。

[0015]

【発明が解決しようとする課題】しかし、上記のMOS プロセス(i) 及び(ii)の静電破壊防止素子として用いる 横型バイポーラトランジスタにおいては、この静電破壊 防止累子に、瞬時に過大な電流が流れた場合、十分エネ ルギーを吸収することができず、内部回路のpn接合あ るいは、MOSトランジスタのゲート酸化膜の破壊を引 さらに、基板321表面を熱酸化してSi0.膜325 50 き起こす場合が生ずる。これは横型バイポーラトランジ

スタが横方向に構成されており、かつ素子内の接合が浅いため、電流通過面積に制限が生じるからである。従って、十分な能力を得るためには素子面積を大きくする必要がある。

【0016】また、バイポーラブロセス(iii) において、縦型バイポーラトランジスタを静電破壊防止素子として用いる場合には、縦型バイポーラトランジスタがトランジスタ動作し、スナップバックするまでは、アバランシェブレイクダウンが起こっている。この時、アバランシェブレイクダウンを起こしている領域は電界が集中10する拡散エッジのみであり、電流密度が非常に高い。このため拡散エッジ部で発熱を起こし、素子破壊につながることがしばしばある。

【0017】本発明は上記課題に鑑みなされたものであり、MOS、BiCMOS又はバイポーラ等のプロセスにおいて、製造工程を増加させることなく、機能が向上した静電破壊保護素子を有する半導体装置とその製造方法を提供することを目的としている。

[0018]

【課題を解決するための手段及び作用】本発明の半導体 20 装置によれば、半導体基板を用いて形成された又は半導体基板の表面層から該半導体基板上に積層されたエピタキシャル層にかけて形成された第1導電型埋め込みコレクタ、前記エピタキシャル層に形成された低濃度不純物ウェルである第2導電型ベース、及び前記第2導電型ベースの表面層に形成された第1導電型エミッタを具備した縦型バイポーラトランジスタの前記第2導電型ベースにおける不純物濃度が約1~3×10¹¹ cm⁻¹、第2導電型ベースの拡散深さが0.8~2.3 μmであり、さらに、第2導電型ベースと第1導電型エミッタとが短絡 30 されている静電破壊防止素子を有する半導体装置が提供される。

【0019】また、半導体基板を用いて形成された又は 半導体基板の表面層から該半導体基板上に積層されたエ ヒタキシャル層にかけて形成された第1導電型埋め込み コレクタ、前記エピタキシャル層に形成された低濃度不 純物ウェルである第2導電型ペース、前記第2導電型ペ ースの表面層に形成された第1導電型エミッタ、及び前 記第2導電型ペースに隣接して形成され、表面層に高濃 度取り出し拡散層を有する第1導電型埋め込みコレクタ 40 取り出し拡散層を具備した縦型バイポーラトランジスタ の前記第2導電型ベースが、表面層であって、かつ少な くとも第1導電型埋め込みコレクタ取り出し拡散層内の 高濃度取り出し拡散層に接触する第2導電型の高濃度拡 散層を有しており、前記第2導電型ペースの不純物濃度 が約1~3×10'' c m-'、第2導電型ペースの拡散深 さが0.8~2.3 μmであり、さらに、第2導電型ペ ースと第1導電型エミッタとが短絡されている静電破壊 防止索子を有する別の半導体装置が提供される。

【0020】さらに、本発明の半導体装置の製造方法に 50

よれば、N又はPチャネルMOSもしくはCMOSトランジスタと静電破壊防止素子とを具備する上記半導体装置の製造方法において、(i) 半導体基板に、MOSトランジスタ形成領域として第2導電型低濃度不純物ウェルを形成すると同時に、静電破壊防止素子の第2導電型ベースを約1~3×10¹¹ cm⁻¹の不純物濃度で形成する工程、(ii)MOSトランジスタの前記第2導電型低濃度不純物ウェルに第1導電型ソース/ドレイン領域を形成すると同時に、静電破壊防止素子の前記第2導電型ベース内に第1導電型エミッタを形成する工程を含む半導体装置の製造方法が提供される。

【0021】また、バイポーラトランジスタと静電破壊防止素子とを具備する上記半導体装置の製造方法において、(i) バイポーラトランジスタの素子分離のための第2導電型低濃度不純物ウェルを形成すると同時に、静電破壊防止素子の第2導電型ベースを約1~3×10¹¹ cm¹の不純物濃度で形成する工程、(ii)バイポーラトランジスタの第2導電型ベースを形成したのち、バイポーラトランジスタの第2導電型ベース内に第1導電型エミッタを形成すると同時に、静電破壊防止素子の第2導電型ベース内に第1導電型エミッタを形成する工程を含む半導体装置の製造方法が提供される。

【0022】さらに、BiCMOSと静電破壊防止素子とを具備する上記半導体装置の製造方法において、(i) MOSトランジスタ形成領域として第2導電型低濃度不純物ウェルと、バイポーラトランジスタの素子分離のための第2導電型低濃度不純物ウェルとを形成すると同時に、静電破壊防止素子の第2導電型ベースを約1~3×10¹¹ cm⁻¹の不純物濃度で形成する工程、(ii)バイポーラトランジスタの第2導電型ベースを形成したのち、MOSトランジスタのソース/ドレイン領域と、バイポーラトランジスタの第2導電型ベース内に第1導電型エミッタとを形成すると同時に、静電破壊防止素子の第2導電型ベース内に第1導電型エミッタを形成する工程を含む半導体装置の製造方法が提供される。

【0023】また、N又はPチャネルMOSもしくはC MOSトランジスタと静電破壊防止素子とを具備する上記別の半導体装置の製造方法において、(i) 半導体基板に、MOSトランジスタ形成領域として第2導電型低濃度不純物ウェルを形成すると同時に、静電破壊防止素子の第2導電型ベースを約1~3×10¹¹ c m⁻¹の不純物濃度で形成する工程、(ii)MOSトランジスタの第2導電型低濃度不純物ウェル内の素子分離領域となる領域に、表面反転電圧確保のための第2導電型の高濃度拡散層を形成すると同時に、静電破壊防止素子の第2導電型ベース内に第2導電型ソース/ドレイン領域を形成すると同時に、静電破壊防止素子の前記第2導電型ベース内に第1導電型ソース/ドレイン領域を形成すると同時に、静電破壊防止素子の前記第2導電型ベース内に第1導電型エミッタを形成するとともに、前記静電破

壊防止素子の第2導電型ベース内の第2導電型の高濃度 拡散層と接触するように第1導電型埋め込みコレクタ取 り出し拡散層の表面層に高濃度取り出し拡散層を形成す る工程を含む半導体装置の製造方法が提供される。

【0024】さらに、バイポーラトランジスタと静電破 壊防止素子とを具備する上記別の半導体装置の製造方法 において、(i) バイポーラトランジスタの素子分離のた めの第2導電型低濃度不純物ウェルを形成すると同時 に、静電破壊防止素子の第2導電型ベースを約1~3× 10''cm'の不純物濃度で形成する工程、(ii)バイポ 10 ーラトランジスタの第2導電型低濃度不純物ウェル内の 累子分離領域となる領域に、表面反転電圧確保のための 第2導電型の高濃度拡散層を形成すると同時に、静電破 壊防止素子の第2導電型ベース内に第2導電型の高濃度 拡散層を形成する工程、(iii) バイポーラトランジスタ の第2導電型ペースを形成した後、バイポーラトランジ スタの第2導電型ペース内に第1導電型エミッタを形成 すると同時に、静電破壊防止素子の第2導電型ベース内 に第1導電型エミッタを形成するとともに、前記静電破 壊防止素子の第2導電型ベース内の第2導電型の高濃度 20 拡散層と接触するように第1導電型埋め込みコレクタ取 り出し拡散層の表面層に高濃度取り出し拡散層を形成す る工程を含む半導体装置の製造方法が提供される。

【0025】また、BiCMOSと静電破壊防止素子と を具備する上記別の半導体装置の製造方法において、 (i) MOSトランジスタ形成領域として第2導電型低濃 度不純物ウェルと、バイポーラトランジスタの素子分離 のための第2導電型低濃度不純物ウェルとを形成すると 同時に、静電破壊防止素子の第2導電型ベースを約1~ 3×10¹ cm⁻¹の不純物濃度で形成する工程、(ii)M 30 OSトランジスタの第2導電型低濃度不純物ウェル内の 素子分離領域となる領域と、バイポーラトランジスタの 第2導電型低濃度不純物ウェル内の素子分離領域となる 領域とに、表面反転電圧確保のための第2導電型の高濃 度拡散層を形成すると同時に、静電破壊防止累子の第2 導電型ペース内に第2導電型の高濃度拡散層を形成する 工程、(iii) バイポーラトランジスタの第2導電型ベー スを形成した後、MOSトランジスタのソース/ドレイ ン領域と、バイポーラトランジスタの第2導電型ベース 内に第1導電型エミッタとを形成すると同時に、静電破 40 壊防止累子の第2導電型ペース内に第1導電型エミッタ を形成するとともに、前記静電破壊防止素子の第2導電 型ペース内の第2導電型の高濃度拡散層と接触するよう に第1導電型埋め込みコレクタ取り出し拡散層の表面層 に高濃度取り出し拡散層を形成する工程を含む半導体装 置の製造方法が提供される。

【0026】本発明における半導体装置は、少なくとも 第1導電型埋め込みコレクタ、第2導電型ベース、第1 導電型エミッタからなる縦型バイポーラトランジスタを 静電破壊防止素子として具備したNチャネル、Pチャネ 50

ル又はCMOS、バイポーラトランジスタあるいはBi CMOS等の半導体装置を具備した半導体装置であり、 静電破壊防止素子には、適宜、第1導電型埋め込みコレ クタ取り出し拡散層、高濃度の埋め込みコレクタ取り出 し拡散層、第2導電型の高濃度拡散層及び第1導電型コ レクタ補償拡散層等が形成されていてもよい。

【0027】静電破壊防止素子において、第1導電型埋め込みコレクタは、半導体基板自体を用いたもの、又は半導体基板上に高濃度の拡散層を形成した後、エピタキシャル層を成長させて埋め込み拡散層とすることによって形成することができる。その際の第1導電型埋め込みコレクタの不純物濃度は1×10"~4×10"cm⁻¹程度が好ましい。

【0028】また、第2導電型ベースにおける不純物濃 度は、約1~3×10''cm'が好ましく、その拡散深 さは $0.8\sim2.3\mu$ m程度が好ましい。また、この第 2 導電型ペース内には取り出し拡散層が形成されていて もよい。この際の取り出し拡散層の不純物濃度はベース における不純物濃度よりも高いものが好ましく、例え ば、約3×10''~8×10''cm-'である。また、第 2導電型ベース内には、第1導電型エミッタが形成され ている。この第1導電型エミッタの不純物濃度は約1× 10''~4×10''cm-'が好ましい。第1導電型埋め 込みコレクタ取り出し拡散層が形成される場合には、第 2 導電型ベースに隣接して形成されていることが好まし い。この際の第1導電型埋め込みコレクタ取り出し拡散 層の不純物の濃度は約1×10''~3×10''cm'が 好ましく、その拡散深さは第2導電型ベースの拡散深さ とほぼ同様である。また、このコレクタ取り出し拡散層 内、又はコレクタ取り出し拡散層から第2導電型ペース 層にわたって、不純物濃度が約2×10¹~5×10¹ cm⁻¹の第1導電型コレクタ補償拡散層を形成してもよ い。さらに、コレクタ取り出し拡散層内又は第1導電型 コレクタ補償拡散層内に、コレクタ電極とオーミック接 続を得るための第1導電型高濃度取り出し拡散層を形成 してもよい。つまり、第1導電型埋め込みコレクタ取り 出し拡散層とコレクタ電極とのコレクタ抵抗を下げるた めには、第1導電型埋め込みコレクタ取り出し拡散層を 高濃度の不純物拡散層として形成して接続するのが好ま しい。しかし、コレクタ取り出し拡散層を高濃度で埋め 込みコレクタに接触させるためには、高濃度拡散層を深 く形成する必要がある。不純物を熱処理等により深く拡 散させるためには、横方向にも拡散してしまうこととな り、これは、素子の微細化のうえで問題となる。従っ て、コレクタ電極の下方の拡散層の濃度を低く保って、 横方向の拡散を最小限に抑えながら、コレクタ電極との 接続抵抗を抑えるために、第1導電型埋め込みコレクタ 取り出し拡散層内に、コレクタ補償拡散層及び比較的高 遺度の取り出し拡散層を形成することが好ましい。

【0029】 静電破壊防止累子を上記のような構成にす

ることにより、コレクターエミッタ間でパンチスループレイクダウンを起こさせ、それをトリガーとしてスナップパックを起こさせることができる。従って、エミッタ領域全域に空乏層が大きく広がり、電界が集中しにくくなるとともに、電流が集中しなくなり、アバランシェブレイクダウントリガーのような発熱による素子の破壊が起こりにくくなる。

【0030】しかし、第2導電型ベースを形成するため のエピタキシャル層の膜厚のプロセスバラッキは±5% 程度はあるため、その膜厚が高めになると、図33に示 10 したように、パンチスループレイクダウン電圧は高めに シフトすることとなる。このパンチスループレイクダウ ンの電圧がシフトすると、過量の電圧が半導体装置の内 部回路に印加されることとなる。従って、その電圧によ る内部回路の破壊を防ぐため、ブレイクダウン電圧値の くずれにくいアバランシェブレイクダウンを、その補償 として複合したものも本発明の半導体装置に含まれる。 【0031】また、本発明の半導体装置の静電破壊防止 素子においては、第2導電型ベースの表面層であって、 累子分離領域の下方に、第2導電型の高濃度拡散層が形 20 成されている場合には、この高濃度拡散層が、第1導電 型埋め込みコレクタの取り出し拡散層内の高濃度取り出 し拡散層又は第1導電型コレクタ補償拡散層に接触して いることが好ましい。この際の第2導電型の高濃度拡散 層の不純物濃度は約6×10''~2×10''cm-'が好 ましい。その拡散深さは特に限定されるものではなく、 通常素子分離領域等における表面層の反転防止のために 形成される反転防止層の拡散深さ程度が好ましい。そし て、その一方の端部は、第1導電型埋め込みコレクタの 取り出し拡散層内の高濃度取り出し拡散層又は第1導電 30 型コレクタ補償拡散層に接続していることが必要であ る。また、他方の端部は、素子分離領域であるロコス酸 化膜の端部まで形成されており、平面的に見て、活性領 域を囲んでいることが好ましい。

【0032】本発明の半導体装置は、上記のような縦型パイポーラトランジスタを静電破壊防止素子として具備する半導体装置であれば特に限定されるものではなく、例えば、PチャネルMOS、NチャネルMOS、CMOS、パイポーラトランジスタ、BiCMOS又はこれらが併設された半導体装置をあげることができる。また、本発明の半導体装置の製造方法においては、併設されているPチャネルMOS、NチャネルMOS、CMOS、パイポーラトランジスタ、BiCMOS等の半導体装置を形成する際に、それら半導体装置の製造工程を利用することにより、特別な工程を付加することなく同時に形成することができるものである。

[0033]

【実施例】以下に本発明の半導体装置及びその製造方法 の実施例を説明する。

実施例1

パンチスルーをトリガーとしてスナップバックを起こす 縦型パイポーラトランジスタを有するMOS型半導体装 置について説明する。

【0034】図1 (a) に示したように、P'型シリコ ン基板1 (2×10''cm''程度)上の、静電破壊防止 素子形成領域に、アンチモン (Sb) を含むスピンオン ガラス (SOG) (図示せず)を塗布した後、1150 ℃、600分間程度熱処理を行い、アンチモンをこれら の領域にドライブインしてn' 拡散層 2 を形成する。次 いで、図1 (b) に示したように、p エピタキシャル 層3を、約3. 1μm成長させるとともに、埋め込みコ レクタ2aを形成する。そして、静電破壊防止素子のペ ース領域とnチャネルMOS形成領域となる比較的抵抗 の高いp⁻ウエルを形成するため、フォトリソグラフィ 工程により所望の形状のマスク4を形成し、イオン注入 (''B':150KeV、7×10''cm')を行う。 【0035】その後、図1 (c) に示したように、静電 破壊防止素子の埋め込みコレクタ取り出し拡散層となる n⁻ウエルを形成するため、フォトリソグラフィ工程に より所望の形状のマスク5を形成し、イオン注入 (゚゚p ':150KeV、2×10''cm-') を行う。そし て、図1 (d) に示したように、1150℃、100分 間熱処理を行い、''B'及び''P'を、それぞれ所望の領 域にドライブインして、pウエルである静電破壊防止 素子のペース6a, NチャネルMOSトランジスタ形成 用低濃度不純物ウェル6 b…及びn ウエルである埋め 込みコレクタ取り出し拡散層7a,コレクタ層7b…を 形成する。この際、p ウエルである静電破壊防止案子 のベース6a, MOSトランジスタ用低濃度不純物ウェ ル6b…の表面濃度は2×10¹¹cm⁻¹程度、拡散深さ はN' 埋め込みコレクタ (2×10''cm'程度) 2a にあたるため、1.5μm程度になる。さらに、熱酸化 により、250A程度の比較的薄いSiO、膜8を形成 する。そして、SiO、膜8上に、CVD法により、1 20nm程度のナイトライド膜9を形成した後、活性領 域となる部分以外の領域のナイトライド膜9をエッチン グ除去する。また、p⁻ウエルの表面の反転を防ぐため に、フォトリソグラフィ工程により所望の形状のマスク 10を形成し、イオン注入 (''B':30 KeV、5× 10''cm^{-'})を行う。

【0036】次いで、図2(e)に示したように、案子分離領域11として600nmのフィールド酸化膜を形成し、膜厚25nm程度のゲート酸化膜12を形成する。そして、図2(f)に示したように、MOSトランジスタのゲート電極13を、300nm程度のn'ポリシリコンで形成し、nチャネルMOSのLDD構造のn拡散層14を形成する。続いて、ゲート電極13にサイドウォールスペーサ15を形成する。そして、静電破壊防止素子のペース取り出し拡散とNチャネルMOSのウェルコンタクト拡散として、フォトリソグラフィ工程

により所望の形状のマスク16を形成し、イオン注入(''BF,':50KeV、5×10''cm-')する。

【0037】次いで、図2(g)に示したように、静電 破壊防止素子のエミッタと高濃度取り出し拡散層、nチ ャネルMOSのソース・ドレイン領域(2×10''cm 14程度)を形成するために、フォトリソグラフィ工程に より所望の形状のマスク17を形成し、イオン注入 (* As':80KeV、5×10''cm-')を行う。さら に、図2 (h) に示したように、静電破壊防止素子のエ ミッタ20aと高濃度取り出し拡散層20b、nチャネ 10 ルMOSのソース・ドレイン領域20cを形成したの ち、これら半導体基板1上全面に、NSG/BPSG膜 18を100/700nm形成し、エミッタ20a、コ レクタの高濃度取り出し拡散層20b、ペース6a及び ソース・ドレイン領域20c上のNSG/BPSG膜1 8にコンタクトホールを形成し、メタル配線19 (A1 -Si 1.1 \(\mu \) を形成する。この時、静電破壊防 止素子のエミッタとベースをメタルでショートさせる (19a).

【0038】このように形成された半導体装置における 20 静電破壊防止素子の平面図を図3に示す。また、図4は 静電破壊防止素子のエミッタ直下の濃度プロファイルである。この静電破壊防止素子バイポーラトランジスタは、コレクタに逆バイアスをかけると、エミッタと埋め込みコレクタが10V程度でパンチスルーを起こし(図2(h)中、領域Ap)、電流が流れ始める。さらにバイアスをかけるとトランジスタ動作が起こり、14V程度スナップバックしてコレクタ電圧が下がり、図5に示したように、なおいっそう電流が大きく流れる。

【0039】図6は上記静電破壊防止素子である縦型バ 30 イポーラトランジスタを備えた半導体装置の一部を示す等価回路図である。Padに、Vi,よりも高く、GND側の保護素子においてブレイクダウンしない電位の静電気が発生した場合、その静電気をPadからVi,に流す。一方、Padに、Vi,よりも高く、GND側の保護素子においてブレイクダウンする電位の静電気が発生した場合、GND側の保護素子が動作し、その静電気をGNDに流す。逆に、Padに、GNDよりも低く、Vi,側の保護素子においてブレイクダウンしない電位の静電気が発生した場合、GNDからPadにその静電気を流す。イクアレイクダウンする電位の静電気が発生した場合、Vi,側の保護素子においてブレイクダウンする電位の静電気が発生した場合、Vi,からPadにその静電気を流す。

【0040】本実施例では、N' 埋め込みコレクタ 2 a、エピタキシャル層 3 を利用しているが、エピタキシャル層なしで、高エネルギー注入により N' 埋め込みコレクタを形成してもよい。

【0041】実施例2

パンチスルーをトリガーとしてスナップバックを起こす ち、実施例1と同様に、これら半導体基板21上全面 縦型パイポーラトランジスタを有するCMOS型半導体 50 に、NSG/BPSG膜38を形成した後、メタル配線

接置について説明する。図7(a)に示したように、P 型のシリコン基板21上の、静電破壊防止素子とPチャネルMOSとの形成領域に、実施例1と同様に、SOGを塗布し、熱処理を行い、n'拡散層22をそれぞれ形成する。次いで、図7(b)に示したように、p エピタキシャル層23を約3.1μm成長させるとともに埋め込みコレクタ22aを形成する。そして、静電破壊防止素子のベース領域とnチャネルMOS形成領域となる比較的抵抗の高いp ウエル形成のため、実施例1と同様に所望の形状のマスク24を形成し、''B'イオン注入を行う。

14

【0042】その後、図7(c)に示したように、静電 破壊防止素子の埋め込みコレクタ取り出し拡散層、コレ クタ層、pチャネルMOS領域となるn ウエルを形成 するため、実施例1と同様にマスク26を形成し、11p 'イオン注入を行う。そして、図7 (d) に示したよう に、実施例1と同様にp⁻ウエルであるベース25a, NチャネルMOSトランジスタ形成用低濃度不純物ウェ ル25b…及びn゚ウエルである埋め込みコレクタ取り 出し拡散層27a,コレクタ層27b,PチャネルMO Sトランジスタ形成用低濃度不純物ウェル27 c…を形 成する。この際、p゚ウエルであるペース25a,Nチ ャネルMOSトランジスタ形成用低濃度不純物ウェル2 5 b…の濃度は 2×10''cm'程度、拡散深さは1. $5 \mu m$ 程度になる。さらに、実施例1と同様にSiO膜28及びナイトライド膜29を形成し、ナイトライド 膜29を所望形状にエッチングする。また、p⁻ウエル 25a, 25b…の表面の反転を防ぐために、実施例 1 と同様にマスク30を形成し、''B'イオン注入を行

【0043】次いで、図8(e)に示したように、実施例1と同様に素子分離領域31としてフィールド酸化膜を、またゲート酸化膜32を形成する。そして、図8(f)に示したように、MOSトランジスタのゲート電極33を形成し、nチャネルMOSのLDD構造のn. 拡散層34を形成する。続いて、ゲート電極33にサイドウォールスペーサ35を形成する。そして、静電破壊防止素子のベース取り出し拡散とpチャネルMOSのソース・ドレインとして、実施例1と同様にマスク36を形成し、''BF,'イオン注入を行う。

【0044】次いで、図8(g)に示したように、静電破壊防止素子のエミッタとコレクタの高濃度取り出し拡散層、nチャネルMOSのソース・ドレイン領域(2×10''cm'程度)を形成するために、実施例1と同様にマスク37を形成し、''As' イオン注入を行う。さらに、図8(h)に示したように、静電破壊防止素子のエミッタ40a、高濃度取り出し拡散層40b、nチャネルMOSのソース・ドレイン領域40cを形成したのち、実施例1と同様に、これら半導体基板21上全面に、NSG/BPSG膜38を形成した後、メタル配線

. -

39形成する。そして、静電破壊防止素子のエミッタと ペースをメタルでショートさせる(39a)。

【0045】このように形成された半導体装置における 静電破壊防止素子の平面図も図3と同様であり、静電破 壊防止素子のエミッタ直下の濃度プロファイルも図4と 同様である。つまり、この静電破壊防止素子であるバイ ポーラトランジスタは、コレクタに逆バイアスをかける と、図8(h)中、Bpで示した部分に、バンチスルー が起こり、電流が流れ始める。さらにバイアスをかける とトランジスタ動作が起こり、14V程度スナップバッ 10 クしてコレクタ電圧が下がり、図5に示したように、な おいっそう電流が大きく流れる。

【0046】上記静電破壊防止素子バイポーラトランジスタを備えた半導体装置の一部を示す等価回路図も図6で表される。本実施例においても、埋め込み N'拡散22a、エピタキシャル層23を利用しているが、エピタキシャル層なしで、高エネルギー注入により埋め込み N'拡散を形成してもよい。

【0047】実施例3

パンチスルーをトリガーとしてスナップパックを起こす 20 縦型パイポーラトランジスタを静電破壊防止素子として用いる、別のCMOS型半導体装置について説明する。図9 (a) に示したように、N'型のシリコン基板(2×10''cm'程度)41を使用する。図9(b)に示したように、基板41上に、n'エピタキシャル層42を約3.1μm成長させる。そして、静電破壊防止素子のベース領域及びnチャネルMOSとなる比較的抵抗の高いp'ウエル形成のため、実施例1と同様にマスク43を形成し、''B'イオン注入を行う。

【0048】その後、図9(c)に示したように、静電 30 破壊防止素子の埋め込みコレクタ取り出し拡散層、pチ ャネルMOS領域となるn゚ウエルを形成するため、実 施例1と同様にマスク43を形成し、''p'イオン注入 を行う。そして、図9 (d) に示したように、実施例1 と同様に熱処理を行い、''B'及び''P'を、それぞれ所 望の領域にドライブインして、p゚ウエルであるベース 44a, NチャネルMOSトランジスタ形成用低濃度不 純物ウェル44b…及びn ウエルである埋め込みコレ クタ取り出し拡散層 45a, PチャネルMOSトランジ スタ形成用低濃度不純物ウェル45b…を形成する。p 40 ウエルであるベース44a, NチャネルMOSトラン ジスタ形成用低濃度不純物ウェル44b…の濃度は2× 10''cm''程度、拡散深さは1.5 µm程度になる。 さらに、実施例1と同様の方法によりSiО、膜26、 ナイトライド膜27を形成し、所望の形状にエッチング した後、p⁻ウエルの表面の反転を防ぐために、実施例 1と同様に''B'イオン注入を行う。

【0049】次いで、図10(e)に示したように、索 子分離領域48としてフィールド酸化膜を、さらに、ゲ ート酸化膜49を形成する。そして、図10(f)に示 50

したように、MOSトランジスタのゲート電極50を形成し、nチャネルMOSのLDD構造のn 拡散層51 を形成する。続いて、ゲート電極50にサイドウォールスペーサ52を形成した後、静電破壊防止素子のベース取り出し拡散、pチャネルMOSのソース・ドレインとして、実施例1と同様にマスク53を形成し、"BF,"イオン注入を行う。

16

【0050】次いで、図10(g)に示したように、静電破壊防止素子のエミッタと高濃度取り出し拡散層、nチャネルMOSのソース・ドレインを形成するために、実施例1と同様にマスク54を形成し、''As'イオン注入を行う。さらに、図10(h)に示したように、静電破壊防止素子のエミッタ57aと高濃度取り出し拡散層57b、nチャネルMOSのソース・ドレイン領域57cを形成したのち、実施例1と同様に、これら半導体基板41上全面に、NSG/BPSG膜55、メタル配線56を形成する。この時、静電破壊防止素子のエミッタとベースをメタルでショートさせる(56a)。

【0051】このように形成された半導体装置における 静電破壊防止素子の平面図を図11に示す。また、図1 2は静電破壊防止素子のエミッタ直下の濃度プロファイルである。この静電破壊防止素子であるバイポーラトランジスタは、コレクタに逆バイアスをかけると、図10 (h)中、Cpで示した部分に、バンチスルーが起こり、電流が流れ始める。さらにバイアスをかけるとトランジスタ動作が起こり、14V程度スナップバックしてコレクタ電圧が下がり、図5に示したように、なおいっそう電流が大きく流れる。

【0052】上記静電破壊防止素子バイポーラトランジスタを備えた半導体装置の一部を示す等価回路図も図6で表される。ただし、本実施例の場合は、コレクタがN・基板全面であるので、N・基板はViになるため、図6においてVi側(上側)の保護素子にしかならず、GND側の保護素子は、別の保護素子が必要となる。この場合、本実施例の静電破壊防止素子のN・ウェル(コレクタ)、コレクタ取り出しN・拡散及びメタル配線(コレクタ)はなくてもよい。極性が逆の静電破壊防止素子の場合には、基板がP・基板でGNDになるため、GND側の保護素子にしかならない。

10 【0053】実施例4

パンチスルーをトリガーとしてスナップパックを起こす パイポーラトランジスタを、静電破壊防止素子として用いるパイポーラ型半導体装置について説明する。図13(a)に示したように、実施例1の方法と同様に、p型シリコン基板61上の、静電破壊防止素子、通常動作の NPNトランジスタのn'埋め込みコレクタ形成領域に、実施例1と同様の方法で、n'拡散層62を形成する。次いで、素子分離の形成される領域に、''B'イオン注入を行う。

【0054】図13 (b) に示したように、実施例1と

【0055】次いで、図13(c)に示したように、実 施例1と同様に、静電破壊防止素子の埋め込みコレクタ 取り出し拡散層と、静電破壊防止素子とNPNトランジ 10 スタのコレクタ層となるn゚ウエルを形成するため、実 施例1と同様にマスク66を形成し、''p'イオン注入 を行う。そして、図13 (d) に示したように、実施例 1と同様に熱処理を行い、''B'及び''p'を、それぞれ 所望の領域にドライブインして、p゚ウェルであるべー ス67a,素子分離用低濃度不純物ウェル67b……及 びn ウエルである埋め込みコレクタ取り出し拡散層 6 8a, コレクタ層68b, NPNのコレクタ層68c… を形成する。この際、p⁻ウエルであるベース67a, 累子分離用低濃度不純物ウェル67b…の濃度は2×1 20 0''cm'程度、拡散深さは1.5μm程度になる。さ らに、実施例1と同様に、SiO、膜69及びナイトラ イド膜70を形成した後、所望の形状にエッチングし、 p⁻ウエルの表面の反転を防ぐため、実施例1と同様に マスク71を形成し、11B'イオン注入を行う。

【0056】次いで、図14(e)に示したように、実施例1と同様に、素子分離領域72としてフィールド酸化膜を形成した後、フォトリソグラフィ工程により所望の形状のマスク73を形成し、静電破壊防止素子とNPNトランジスタのコレクタ領域のn'コレクタ補償拡散(3×10"cm⁻¹程度)として、イオン注入

('' p': 100 KeV、 1×10^{14} cm⁻¹)を行う。 【0057】そして、図14(f)に示したように、静電破壊防止素子のn'コレクタ補償拡散75 a と NP Nトランジスタのn'コレクタ補償拡散75 b を形成したのち、NP Nトランジスタの活性ベース76 を形成する。そして、静電破壊防止素子とNP Nトランジスタのベース取り出し拡散として、フォトリソグラフィエ程により所望の形状のマスク74を形成し、イオン注入('' BF₁': 50 KeV、 5×10^{14} cm⁻¹)する。

【0058】次いで、図14(g)に示したように、静電破壊防止素子とNPNトランジスタのエミッタと高濃度の取り出し拡散層(2×10^{11} cm⁻¹程度)とを形成するために、フォトリソグラフィエ程により所望の形状のマスク77を形成し、イオン注入('As': 80KeV、 5×10^{11} cm⁻¹)を行う。さらに、図14

(h) に示したように、静電破壊防止素子のエミッタ8 0a、NPNトランジスタのエミッタ80d、静電破壊 防止素子の高濃度取り出し拡散80b及びNPNの高濃 度取り出し拡散80cを形成したのち、実施例1と同様 50

に、これら半導体基板 6 1 上にNSG/BPSG膜 7 8、メタル配線 7 9 を形成する。この時、静電破壊防止 素子のエミッタとベースをメタルでショートさせる (7 9 a)。

【0059】このように形成された半導体装置における 静電破壊防止累子の平面図を図15に示す。また、静電 破壊防止累子のエミッタ直下の濃度プロファイルは図1 6に示した。この静電破壊防止累子であるバイポーラト ランジスタは、コレクタに逆バイアスをかけると、図1 4(h)中、Dpで示した部分に、バンチスルーブレー クダウンが起こり、電流が流れ始める。さらにバイアス をかけるとトランジスタ動作が起こり、14V程度スナ ップバックしてコレクタ電圧が下がり、図5に示したよ うに、なおいっそう電流が大きく流れる。上記静電破壊 防止累子バイポーラトランジスタを備えた半導体装置の 一部を示す等価回路図は図6で表される。

【0060】実施例5

パンチスルーをトリガーとしてスナップバックを起こす パイポーラトランジスタを、静電破壊防止素子として用 いるBiCMOS型半導体装置について説明する。

【0061】図17(a)に示したように、P型のシリコン基板81上の、静電破壊防止素子、通常動作のNPNトランジスタのn'埋め込みコレクタ層及びPチャネルMOSの形成領域に、実施例1と同様にn'拡散層82をそれぞれ形成する。次いで、P'埋め込み拡散層を形成するために、レジスト83をマスクとして、nチャネルMOS、素子分離形成領域にイオン注入('B':50KeV、1×10''cm')する。

【0062】その後、図17(b)に示したように、n30 エピタキシャル層85を約3.1μm成長させるとともに、静電破壊防止素子の埋め込みコレクタ82a、NPNの埋め込みコレクタ82b等を形成する。そして、静電破壊防止素子のベース領域、nチャネルMOS、素子分離領域となる比較的抵抗の高いp ウエル形成のため、実施例1と同様にマスク86を形成し、1B・イオン注入を行う。

【0063】次いで、図17(c)に示したように、静電破壊防止案子とNPNトランジスタのベース、pチャネルMOS領域となるn ウエルを形成するため、実施40例1と同様にマスク88を形成し、''p'イオン注入を行う。そして、図17(d)に示したように、実施例1と同様に熱処理を行い、''B'及び''P'を、それぞれ所望の領域にドライブインして、p'ウエルであるベース87a,素子分離用低濃度不純物ウェル87b,NチャネルMOSトランジスタ形成用低濃度不純物ウェル87 c及びn'ウエルである埋め込みコレクタ取り出し拡散89a,コレクタ層89b,NPNのコレクタ89c,PチャネルMOSトランジスタ形成用低濃度不純物ウェル89dを形成する。この際、p'ウエルであるベース89dを形成する。この際、p'ウエルであるベース

ネルMOSトランジスタ形成用低濃度不純物ウェル87 cの濃度は2×10''cm''程度、拡散深さは1.5μ m程度になる。さらに、実施例1と同様にSiO、膜90及びナイトライド膜91を形成した後、ナイトライド膜91をエッチングする。また、p'ウエルの表面の反転を防ぐために、実施例1と同様にマスク92を形成し、''B'イオン注入を行う。

【0064】次いで、図18 (e) に示したように、索子分離領域93としてフィールド酸化膜を形成した後、フォトリソグラフィ工程により所望の形状のマスク94 10を形成し、静電破壊防止素子とNPNトランジスタのコレクタ領域のn'コレクタ補償拡散層 (3×10''cm'社度)を形成するため、イオン注入 (''p':100 KeV、1×10''cm')を行う。

【0065】そして、図18(f)に示したように、静電破壊防止素子のコレクタ補償拡散層89aa、NPNトランジスタのコレクタ補償拡散層89ccを形成した後、MOSトランジスタのゲート電極95を形成する。また、nチャネルMOSのLDD構造のn 拡散層96を形成し、さらにNPNトランジスタの活性ベース97を形成する。続いて、ゲート電極95にサイドウォールスペーサ98を形成する。そして、静電破壊防止素子とNPNトランジスタのベース取り出し拡散、pチャネルMOSのソース・ドレインを形成するため、フォトリソグラフィ工程により所望の形状のマスク99を形成し、イオン注入(''BF,':50KeV、5×10''cm')する。

【0066】次いで、図18(g)に示したように、静電破壊防止素子とNPNトランジスタのエミッタと高濃度取り出し拡散層、nチャネルMOSのソース・ドレイ 30ン(2×10¹¹ cm⁻¹程度)を形成するために、フォトリソグラフィ工程により所望の形状のマスク100を形成し、イオン注入(''As':80KeV、5×10¹¹ cm⁻¹)を行う。

【0067】さらに、図18(h)に示したように、静電破壊防止素子のエミッタ103a、NPNトランジスタのエミッタ103d、静電破壊防止素子の高濃度取り出し拡散層103b、NPNの高濃度取り出し拡散層103c、nチャネルMOSのソース・ドレイン領域103eを形成した後、実施例1と同様に、これら半導体基40板81上に、NSG/BPSG膜101及びメタル配線102を形成する。そして、静電破壊防止素子のエミッタとベースをメタルでショートさせる(102a)。

【0068】このように形成された半導体装置における 静電破壊防止素子の平面図を図15に示す。また、静電 破壊防止素子のエミッタ直下の濃度プロファイルを図1 6に示す。この静電破壊防止素子であるバイポーラトラ ンジスタは、コレクタに逆バイアスをかけると、図18 (h) 中、Epで示した部分に、バンチスルーブレーク ダウンが起こり、電流が流れ始める。さらにバイアスを 50 かけるとトランジスタ動作が起こり、14V程度スナップバックしてコレクタ電圧が下がり、図5に示したように、なおいっそう電流が大きく流れる。上記静電破壊防止素子パイポーラトランジスタを備えた半導体装置の一部を示す等価回路図は図6で表される。

【0069】実施例6

プロセスパラツキによるパンチスループレイクダウン電 圧の高めパラツキを補償できるアパランシェ降伏をトリ ガーとしてスナップパックを起こす機能を追加した縦型 パイポーラトランジスタを、静電破壊防止素子として用 いるMOS型半導体装置について説明する。

【0070】図19(a)に示したように、実施例1の方法と同様に、p型シリコン基板111上の、静電破壊防止素子のn'埋め込みコレクタ形成領域に、n'拡散層112を形成する。図19(b)に示したように、実施例1と同様に、P'エピタキシャル層113を約3.1μm成長させるとともに、n'埋め込みコレクタ112aを形成し、静電破壊防止素子のベース領域、nチャネルMOS領域となる比較的抵抗の高いp'ウェル形成のため、マスク114を用いて'B'イオン注入を行う。

【0071】次いで、図19 (c) に示したように、実 施例1と同様に、静電破壊防止素子の埋め込みコレクタ 取り出し領域となるnウエルを形成するため、マスク 115を用いて''p'イオン注入を行う。そして、図1 9(d)に示したように、実施例1と同様に熱処理を行 い、p^{*}ウェルであるペース116a,Nチャネルトラ ンジスタ形成用低濃度不純物ウェル116b及びn ウ エルである埋め込みコレクタ取り出し拡散層120a, コレクタ層120bを形成する。この際、p ウエルで あるベース116a、Nチャネルトランジスタ形成用低 濃度不純物ウェル116bの濃度は2×10¹cm⁻¹程 度、拡散深さは1.5μm程度になる。さらに、実施例 1と同様に、SiО、膜117とナイトライド膜118 を形成した後、ナイトライド膜118を所望の形状にエ ッチングする。また、p゚ウエルの表面の反転を防ぐた め、ならびに静電破壊防止素子のコレクタのn'取り出 し拡散とp゚ペースとのアバランシェ降伏電圧制御ため に、フォトリソグラフィエ程により所望の形状のマスク 119を形成し、イオン注入 (''B':30KeV、5 ×10''cm-')を行う。

【0072】次いで、図20(e)に示したように、静電破壊防止素子のn'コレクタの取り出し拡散とp ベースとのアバランシェ降伏電圧制御用及びp ウエルの表面の反転防止用の高濃度拡散層116aa、116bbを形成したのち、実施例1と同様に、素子分離領域121としてフィールド酸化膜を、さらにゲート酸化膜122を形成する。この際、高濃度拡散層116aaの濃度は1×10''cm 程度であり、高濃度拡散層116aa aは素子分離領域121下に配置されるとともに、後工

程で形成される高濃度のコレクタ取り出し拡散領域と接触するように形成する。

【0073】そして、図20(f)に示したように、実施例1と同様に、MOSトランジスタのケート電極123、nチャネルMOSのLDD構造のn 拡散層124及びサイドウォールスペーサ125を形成する。そして、静電破壊防止素子のベース取り出し拡散、NチャネルMOSのウェルのコンタクト拡散として、マスク126を用いて、'BF₁'イオン注入を行う。

【0074】次いで、図20(g)に示したように、静 10 電破壊防止素子のエミッタと高濃度取り出し拡散層、 n チャネルMOSのソース・ドレイン領域(2×10''c m 程度)を形成するために、実施例1と同様に、マスク127を用いて、''As'イオン注入を行う。さらに、図20(h)に示したように、静電破壊防止素子のエミッタ130a、高濃度拡散層116aaと接続する高濃度取り出し拡散層130b、nチャネルMOSのソース・ドレイン領域130cを形成したのち、実施例1に示したように、これら半導体基板111上にNSG/BPSG膜128及びメタル配線129を形成する。こ 20の時、静電破壊防止素子のエミッタとベースをメタルでショートさせる(129a)。

【0075】このように形成された半導体装置における 静電破壊防止素子の平面図を図21に示す。また、静電 破壊防止素子のエミッタ直下の濃度プロファイルは図4 に示した。この静電破壊防止素子バイポーラトランジス タは、エピタキシャル層が所望の膜厚又はそれ以下の場 合には、コレクタに逆バイアスをかけると、エミッタと 埋め込みコレクタがバンチスルーブレークダウンを起こ す(図20(h)中、領域Fp)。よりバイアスをかけ るとトランジスタ動作が起こり、スナップバックしてな おいっそう電流が大きく流れる。

【0076】エピタキシャル層の膜厚において、厚めにバラツキがでた場合は、パンチスルーブレイクダウン電圧は高めにシフトするため、パンチスルートリガーのスナップバックが始まる前に、ベース(p)と横方向コレクタ(n')で14V程度でアパランシェ降伏が起こり(図20(h)中、領域Fa)、高抵抗ベース内での電圧低下により、エミッタ接合が過渡的に順方向にバイアスされ、これがトリガーとなりトランジスタ動作を起むし、図22に示したように、スナップバックし大きな電流が流れる。上記静電破壊防止素子バイポーラトランジスタを備えた半導体装置の一部を示す等価回路図を図6に示す。

【0077】本実施例の静電破壊防止素子では、コレクタ補償拡散を形成していないが、付加工程により形成してもよい。また、埋め込みN'拡散、エピタキシャル層を形成しているが、エピタキシャル層なしで高エネルギー注入により埋め込みN'拡散を形成してもよい。

【0078】実施例7

プロセスバラツキによるパンチスループレイクダウン電 圧の高めバラツキを補償できるアバランシェ降伏をトリ ガーとしてスナップバックを起こす機能を追加した縦型 バイポーラトランジスタを、静電破壊防止素子として用 いるCMOS型半導体装置について説明する。

【0079】図23(a)に示したように、実施例1の方法と同様に、p型シリコン基板131上の、静電破壊防止素子のn'埋め込みコレクタ及びpチャネルMOS形成領域にn'拡散層132を形成する。図23(b)に示したように、実施例1と同様に、n'エピタキシャル層133を、約3.1μm成長させるとともに静電破壊防止素子のn'埋め込みコレクタ132aを形成し、静電破壊防止素子のベース領域、nチャネルMOSとなる比較的抵抗の高いp'ウエル形成のため、マスク134を用いて''B'イオン注入を行う。

【0080】次いで、図23(c)に示したように、実 施例1と同様に、静電破壊防止素子のコレクタ層、pチ ヤネルMOS領域となるn゚ウエルを形成するため、マ スク135を用いて、''p'イオン注入を行う。そし て、図23(d)に示したように、実施例1と同様にp ^{*}ウェルであるペース136a、NチャネルMOSトラ ンジスタ形成用低濃度不純物ウェル136b及びn゚ウ エルである埋め込みコレクタ取り出し拡散137a,コ レクタ層137b、PチャネルMOSトランジスタ形成 用低濃度不純物ウェル137cを形成する。この際、p 「ウエルであるベース136a、NチャネルMOSトラ ンジスタ形成用低濃度不純物ウェル136bの濃度は2 ×10¹ cm⁻¹程度、拡散深さは1.5 µm程度にな る。さらに、実施例1と同様に、SiO、膜138及び ナイトライド膜139を形成した後、ナイトライド膜1 39を所望の形状にエッチングする。また、p゚ウエル の表面の反転を防ぐため、ならびに静電破壊防止素子の コレクタのn'取り出し拡散とp'ベースとのアパランシ ェ降伏電圧制御ために、マスク140を用いて、''B' イオン注入を行う。

【0081】次いで、図24 (e) に示したように、静電破壊防止素子のn'コレクタの取り出し拡散とp ベースとのアバランシェ降伏電圧制御用及びp ウエルの表面の反転防止用の高濃度拡散層136aa、136bbを形成したのち、実施例1と同様に、素子分離領域141としてフィールド酸化膜を、さらにゲート酸化膜142を形成する。この際、高濃度拡散層136aaの濃度は1×10''cm 程度であり、高濃度拡散層136aaは素子分離領域141下に配置されるとともに、後工程で形成される高濃度取り出し拡散領域と接触するように形成する。

【0082】そして、図24(f)に示したように、実施例1と同様に、MOSトランジスタのゲート電極14 3、nチャネルMOSのLDD構造のn 拡散層144 50 及びサイドウォールスペーサ145を形成する。そし て、静電破壊防止素子のペース取り出し拡散、pチャネ ルMOSのソース・ドレインを形成するためマスク14 6を用いて、''BF,'イオン注入を行う。

【0083】次いで、図24 (g) に示したように、実 施例1と同様に、静電破壊防止素子のエミッタと高濃度 取り出し拡散層、nチャネルMOSのソース・ドレイン 層を形成するために、マスク147を用いて、''As' イオン注入を行う。さらに、図24(h)に示したよう に、静電破壊防止素子のエミッタ150a、高濃度拡散 層136aaと接続する高濃度取り出し拡散層150 b、nチャネルMOSのソース・ドレイン150cを形 成した後、実施例1と同様に、半導体基板131上全面 に、NSG/BPSG膜148及びメタル配線149を 形成する。この時、静電破壊防止索子のエミッタとベー スをショートさせる (149a)。

【0084】このように形成された半導体装置における 静電破壊防止素子の平面図を図21に示す。また、静電 破壊防止素子のエミッタ直下の濃度プロファイルは図4 に示した。この静電破壊防止素子パイポーラトランジス タは、エピタキシャル層が所望の膜厚又はそれ以下の場 合には、コレクタに逆バイアスをかけると、図24中、 Gpで示した部分に、パンチスルーブレークダウンを起 こす。よりバイアスをかけるとトランジスタ動作が起こ り、14V程度スナップバックしてコレクタ電圧がさが り、図5に示したように、なおいっそう電流が大きく流 れる。

【0085】エピタキシャル層の膜厚において、厚めに バラツキがでた場合は、バンチスループレイクダウン電 圧は高めにシフトするため、パンチスルートリガーのス ナップバックが始まる前に、ベース(p⁻)と横方向コ レクタ (n') で14 V程度でアバランシェ降伏が起こ り (図24 (h) 中、領域Ga)、高抵抗ベース内での 電圧低下により、エミッタ接合が過渡的に順方向にバイ アスされ、これがトリガーとなりトランジスタ動作を起 こし、図22に示したように、スナップバックし大きな 電流が流れる。

【0086】上記静電破壊防止素子バイポーラトランジ スタを備えた半導体装置の一部を示す等価回路図を図6 に示す。本発明の静電破壊防止素子では、コレクタ補償 拡散を形成していないが、付加工程により形成してもよ 40 い。本実施例では、埋め込みN'拡散、エピタキシャル 層を形成しているが、エピタキシャル層なしで高エネル ギー注入により埋め込み N' 拡散を形成してもよい。

【0087】実施例8

プロセスパラッキによるパンチスループレイクダウン電 圧の高めバラッキを補償できるアバランシェ降伏をトリ ガーとしてスナップバックを起こす機能を追加した縦型 バイポーラトランジスタを、静電破壊防止累子として用 いるСМОS型半導体装置について説明する。

リコン基板151を使用する。図25(b)に示したよ うに、実施例1と同様に基板151上に、n エピタキ シャル層152を約3.1 µm成長させる。そして、静 電破壊防止素子のペース領域及びnチャネルMOSとな る比較的抵抗の高いp⁻ウエル形成のため、マスク15 3を用いて、''B'イオン注入を行う。

【0089】その後、図25 (c) に示したように、静 電破壊防止累子コレクタ領域、pチャネルMOS領域と なるn⁻ウエルを形成するため、マスク155を用い て、''p'イオン注入を行う。そして、図25(d)に 示したように、実施例1と同様にp⁻ウエルであるペー ス154a, NチャネルMOSトランジスタ形成用低濃 度不純物ウェル154b…及びn^{*}ウエルである埋め込 みコレクタ取り出し拡散層156a, PチャネルMOS トランジスタ形成用低濃度不純物ウェル156b…を形 成する。この際、p ウエルであるペース154a, N チャネルMOSトランジスタ形成用低濃度不純物ウェル 154b…の濃度は2×10''cm'程度、拡散深さは 1.5 μm程度になる。さらに、実施例1と同様の方法 によりSiO, 膜158、SiO, 膜159を形成し、 所望の形状にエッチングした後、p ウエルの表面の反 転を防ぐため、及びP・静電破壊防止素子のコレクタN * 取り出し拡散とP* ベースとのアパランシェ降伏電圧 制御のために、''B'イオン注入を行う。

【0090】次いで、図26 (e) に示したように、静 電破壊防止素子のn'コレクタの取り出し拡散とp ベー スとのアバランシェ降伏電圧制御用及びp゚ウエルの表 面の反転防止用の高濃度拡散層154aa、154bb を形成したのち、実施例1と同様に、索子分離領域16 0としてフィールド酸化膜を、さらにゲート酸化膜16 1を形成する。この際、高濃度拡散層154aaの濃度 は1×10¹ cm⁻¹程度であり、高濃度拡散層154a aは素子分離領域160下に配置されるとともに、後工 程で形成される高濃度のコレクタ取り出し拡散領域と接 触するように形成する。

【0091】そして、図26 (f) に示したように、M OSトランジスタのゲート電極162、nチャネルMO SのLDD構造のn 拡散層163及びサイドウォール スペーサ164を形成した後、静電破壊防止素子のペー ス取り出し拡散、pチャネルMOSのソース・ドレイン を形成するため、マスク165を用いて、''BF,'イオ ン注入を行う。

【0092】次いで、図26 (g) に示したように、実 施例1と同様に、静電破壊防止累子のエミッタと高濃度 取り出し拡散層、nチャネルMOSのソース・ドレイン・ を形成するために、マスク166を用いて''As'イオ ン注入を行う。さらに、図26(h)に示したように、 静電破壊防止素子のエミッタ169a、高濃度拡散層1 54aaと接続する高濃度取り出し拡散層169b、n 【0088】図25 (a) に示したように、N 型のシ 50 チャネルMOSのソース・ドレイン領域169cを形成

するために、マスク166を用いて''As'イオン注入を行い、実施例1と同様にNSG/BPSG膜167、メタル配線168を形成する。この時、静電破壊防止素子のエミッタとペースをメタルでショートさせる(168a)。

【0093】このように形成された半導体装置における 静電破壊防止素子の平面図を図27に示す。また、図1 2は静電破壊防止素子のエミッタ直下の濃度プロファイルである。この静電破壊防止素子の縦型バイポーラトランジスタは、エピタキシャル層が所望の膜厚又はそれ以 10 下の場合には、コレクタに逆バイアスをかけると、エミッタと埋め込みコレクタがバンチスループレークダウンを起こす(図26(h)中、領域Hp)。よりバイアスをかけるとトランジスタ動作が起こり、スナップバックしてなおいっそう電流が大きく流れる。

【0094】エピタキシャル層の膜厚において、厚めにバラツキがでた場合は、バンチスルーブレイクダウン電圧は高めにシフトするため、バンチスルートリガーのスナップバックが始まる前に、ベース(p')と横方向コレクタ(n')で14V程度でアバランシェ降伏が起こり(図26(h)中、領域Ha)、高抵抗ベース内での電圧低下により、エミッタ接合が過渡的に順方向にバイアスされ、これがトリガーとなりトランジスタ動作を起こし、図22に示したように、スナップバックし大きな電流が流れる。

【0095】上記静電破壊防止素子バイポーラトランジスタを備えた半導体装置の一部を示す等価回路図も図6で表される。ただし、本実施例の場合は、コレクタがN塩板全面であるので、N'基板はV」になるため、図6においてV」側(上側)の保護素子にしかならず、G30ND側の保護素子は、別の保護素子が必要となる。この場合、本実施例の静電破壊防止素子のNウェル(コレクタ)、コレクタ取り出しN'拡散及びメタル配線(コレクタ)はなくてもよい。極性が逆の静電破壊防止素子の場合には、基板がP'基板でGNDになるため、GND側の保護素子にしかならない。また、本発明の静電破壊防止素子で場では、コレクタ補償拡散を形成していないが、付加工程により形成してもよい。

【0096】実施例9

プロセスバラツキによるパンチスルーブレイクダウン電 40 圧の高めバラツキを補償できるアバランシェ降伏をトリ ガーとしてスナップバックを起こす機能を追加した縦型 バイポーラトランジスタを、静電破壊防止素子として用 いるバイポーラ型半導体装置について説明する。

【0097】図28(a)に示したように、実施例1と同様に、P'型シリコン基板171上の、静電破壊防止素子とNPNトランジスタの埋め込みN'コレクタ形成領域に、n'拡散層172をそれぞれ形成する。次いで、素子分離の形成される領域に、マスク173を用いて'B'イオン注入を行い、p'埋め込み層を形成する。

次いで、図28(b)に示したように、N エピタキシャル層176を約3.1μm成長させるとともに、埋め込みコレクタ172a、172b等を形成する。そして、静電破壊防止素子のベース領域と素子分離領域となる比較的抵抗の高いp ウエル形成のため、実施例1と同様にマスク175を用いて、 B イオン注入を行う。

【0098】その後、図28 (c) に示したように、静 電破壊防止素子とNPNトランジスタのコレクタ領域と なるn⁻ウエルを形成するため、マスク177を用い て、' 'p'イオン注入を行う。そして、図28(d)に 示したように、実施例1と同様に、p⁻ウエルであるべ ース178a, 素子分離用低濃度不純物ウェル178b …及びn⁻ウエルである埋め込みコレクタ取り出し拡散 層179a, コレクタ層179b, NPNのコレクタ1 79 c…を形成する。この際、p ウエルであるペース 178a, 素子分離用低濃度不純物ウェル178b…の 濃度は2×10''cm-'程度、拡散深さは1.5 μm程 度になる。さらに、実施例1と同様に、SiО、膜18 0及びナイトライド膜181を形成し、ナイトライド膜 181を所望の形状にエッチングする。また、p ウエ ルの表面の反転を防ぐため、及び静電破壊防止累子の高 濃度コレクタのN'補償拡散とP'ベースとのアバラン シェ降伏電圧制御のために、マスク182を用いて、'' B'イオン注入を行う。

【0099】次いで、図29(e)に示したように、静電破壊防止素子のn'コレクタの取り出し拡散とp'ベースとのアバランシェ降伏電圧制御用及びp'ウエルの表面の反転防止用の高濃度拡散層178aa、178bbを形成したのち、実施例1と同様に、素子分離領域183としてフィールド酸化膜を、さらにゲート酸化膜184を形成する。この際、高濃度拡散層178aaの濃度は1×10''cm'程度であり、高濃度拡散層178aaは素子分離領域183下に配置されるとともに、後工程で形成される高濃度のコレクタ取り出し拡散領域と接触するように形成する。その後、マスク185を用いて、静電破壊防止素子とNPNトランジスタのコレクタ領域のn'コレクタ補償拡散層(3×10''cm'程度)を形成するため、''p'イオン注入を行う。

【0100】そして、図29(f)に示したように、n 'コレクタ補償拡散層179aaを形成したのち、NP Nトランジスタの活性ベース186を形成する。そして、静電破壊防止素子とNPNトランジスタのベース取り出し拡散として、マスク187を用いて、''BF₁'イオン注入を行う。次いで、図29(g)に示したように、静電破壊防止素子とNPNトランジスタのエミッタと高濃度取り出し拡散層(2×10''cm'程度)を形成するために、マスク188を用いて''As'イオン注入を行う。

0 【0101】さらに、図29(h)に示したように、静

電破壊防止索子のエミッタ178aaa、NPNトラン ジスタのエミッタ186a、高濃度拡散層178aaと 接続する高濃度取り出し拡散層179aaaを形成した のち、実施例1と同様に、この半導体基板171上に、 NSG/BPSG膜189及びメタル配線190を形成 する。この時、静電破壊防止素子のエミッタとベースを ショートさせる (190a)。

【0102】このように形成された半導体装置における 静電破壊防止素子の平面図を図30に示す。また、静電 破壊防止素子のエミッタ直下の濃度プロファイルは図1 6に示した。この静電破壊防止索子の縦型バイポーラト ランジスタは、エピタキシャル層が所望の膜厚又はそれ 以下の場合には、コレクタに逆バイアスをかけると、エ ミッタと埋め込みコレクタがパンチスループレークダウ ンを起こす (図29 (h) 中、領域 Ip)。よりパイア スをかけるとトランジスタ動作が起こり、スナップバッ クしてなおいっそう電流が大きく流れる。

【0103】エピタキシャル層の膜厚において、厚めに バラッキがでた場合は、バンチスループレイクダウン電 圧は高めにシフトするため、パンチスルートリガーのス 20 ナップバックが始まる前に、ペース(p⁻)と横方向コ レクタ (n¹)で14V程度でアバランシェ降伏が起こ り (図29 (h) 中、領域 I a) 、高抵抗ペース内での 電圧低下により、エミッタ接合が過渡的に順方向にバイ アスされ、これがトリガーとなりトランジスタ動作を起 こし、図22に示したように、スナップバックし大きな 電流が流れる。上記静電破壊防止素子バイポーラトラン ジスタを備えた半導体装置の一部を示す等価回路図は図 6で表される。

【0104】実施例10

プロセスパラツキによるパンチスループレイクダウン電 圧の高めバラツキを補償できるアバランシェ降伏をトリ ガーとしてスナップバックを起こす機能を追加した縦型 バイポーラトランジスタを、静電破壊防止素子として用 いるBiCMOS型半導体装置について説明する。

【0105】図31(a)に示したように、P型のシリ コン基板191上の、静電破壊防止素子、通常動作のN PNトランジスタのn'埋め込みコレクタ層及びPチャ ネルMOS形成領域に、実施例1と同様にn'拡散層1 て、nチャネルMOS、索子分離の形成される領域にイ オン注入 (''B':50KeV、1×10''cm') し、p'埋め込み層を形成する。

【0106】その後、図31(b)に示したように、n エピタキシャル層194を、約3.1µm成長させる とともに、埋め込みコレクタ192a、192b、埋め 込み層192cを形成する。そして、静電破壊防止索子 のペース領域、nチャネルMOS、索子分離領域となる 比較的抵抗の高いp ウエル形成のため、マスク195 を用いて、'' B' イオン注入を行う。

【0107】次いで、図31 (c) に示したように、静 電破壊防止素子とNPNトランジスタのコレクタ領域、 pチャネルMOS領域となるn゚ウエルを形成するた め、マスク196を用いて''p'イオン注入を行う。そ して、図31(d)に示したように、実施例1と同様 に、P⁻ウエルであるベース197a, 素子分離用低濃 度不純物ウェル197b, NチャネルMOS形成用低濃 度不純物ウェル197c及びn ウエルである埋め込み コレクタ取り出し拡散層200a,NPNのコレクタ2 00b, PチャネルMOS形成用低濃度不純物ウェル2 00cを形成する。この際、p⁻ウエルであるベース1 97a,素子分離用低濃度不純物ウェル197b,Nチ ヤネルMOS形成用低濃度不純物ウェル197cの濃度 は2×10''cm'程度、拡散深さは1.5μm程度に なる。さらに、実施例1と同様に、SiО、膜201及 びナイトライド膜202を形成した後、ナイトライド膜 202を所望の形状にエッチングする。また、p⁻ウエ ルの表面の反転を防ぐために、マスク203を用いて' B'イオン注入を行う。

【0108】次いで、図32 (e) に示したように、静 電破壊防止素子のn'コレクタの取り出し拡散とp ベー スとのアバランシェ降伏電圧制御用及びp^{*}ウエルの表 面の反転防止用の高濃度拡散層197aa、197b b、197ccを形成したのち、実施例1と同様に、索 子分離領域204としてフィールド酸化膜を、さらにゲ ート酸化膜205を形成する。この際、高濃度拡散層1 97aaの濃度は1×10''cm-'程度であり、高濃度 拡散層197aaは素子分離領域204下に配置される とともに、後工程で形成される高濃度のコレクタ取り出 30 し拡散領域と接触するように形成する。その後、マスク 206を用いて、静電破壊防止素子とNPNトランジス タのコレクタ領域のn'コレクタ補償拡散層(3×10 ''cm'程度) を形成するため、''p' イオン注入を行

【0109】そして、図32(f)に示したように、n [†]コレクタ補償拡散層200aaを形成したのち、実施[†] 例1と同様、MOSトランジスタのゲート電極207、 nチャネルMOSのLDD構造のn 拡散層208、N PNトランジスタの活性ペース210及びサイドウォー 92をそれぞれ形成する。次いで、マスク193を用い 40 ルスペーサ209を形成する。そして、静電破壊防止素 子とNPNトランジスタのベース取り出し拡散層、pチ ャネルMOSのソース・ドレインを形成するため、マス ク211を用いて''BF,'イオン注入を行う。

> 【0110】次いで、図32(g)に示したように、静 電破壊防止素子とNPNトランジスタのエミッタと高濃。 度取り出し拡散層、nチャネルMOSのソース・ドレイ ンを形成するために、マスク 2 1 2 を用いて' * A s * イ オン注入を行う。さらに、図32(h)に示したよう に、静電破壊防止素子のエミッタ215a、NPNトラ 50 ンジスタのエミッタ215c、高濃度取り出し拡散層2

15b、nチャネルMOSのソース・ドレイン領域21 5dを形成した後、実施例1と同様に、半導体基板19 1上に、NSG/BPSG膜213及びメタル配線21 4を形成する。この時、静電破壊防止素子のエミッタと ベースをメタルでショートさせる(214a)。

【0111】このように形成された半導体装置における 静電破壊防止素子の平面図を図30に示す。また、図1 6は静電破壊防止素子のエミッタ直下の濃度プロファイルである。この静電破壊防止素子の縦型バイポーラトランジスタは、エピタキシャル層が所望の膜厚又はそれ以 10 下の場合には、コレクタに逆バイアスをかけると、エミッタと埋め込みコレクタがバンチスルーブレークダウンを起こす(図32(h)中、領域Jp)。よりバイアスをかけるとトランジスタ動作が起こり、スナップバックしてなおいっそう電流が大きく流れる。

【0112】エピタキシャル層の膜厚において、厚めにバラツキがでた場合は、パンチスルーブレイクダウン電圧は高めにシフトするため、パンチスルートリガーのスナップバックが始まる前に、ベース(p⁻)と横方向コレクタ(n⁻)で14V程度でアパランシェ降伏が起こり(図32(h)中、領域Ja)、高抵抗ベース内での電圧低下により、エミッタ接合が過渡的に順方向にバイアスされ、これがトリガーとなりトランジスタ動作を起こし、図22に示したように、スナップバックし大きな電流が流れる。

【0113】上記静電破壊防止素子バイポーラトランジスタを備えた半導体装置の一部を示す等価回路図は図6で表される。

[0114]

【発明の効果】本発明の半導体装置においては、第1導 30 電型埋め込みコレクタ、第2導電型ベース、及び第1導電型エミッタを具備した縦型バイポーラトランジスタの前記第2導電型ベースにおける不純物濃度が約1~3×10''cm'、第2導電型ベースの拡散深さが0.8~2.3μmであり、さらに、第2導電型ベースと第1導電型エミッタとが短絡されている静電破壊防止素子を有するので、コレクターエミッタ間でパンチスルーブレイクダウンを起こさせ、それをトリガーとしてスナップバックを起こさせることができる。従って、エミッタ領域全域に空乏層が大きく広がり、電界が集中しにくくなるとともに、電流が集中しなくなり、アバランシェブレイクダウントリガーのような発熱による素子の破壊が起こりにくくなる。

【0115】また、本発明の半導体装置によれば、第1 導電型埋め込みコレクタ、第2導電型ベース、第1導電 型エミッタ、及び表面層に高濃度取り出し拡散層を有す る第1導電型埋め込みコレクタ取り出し拡散層を具備し た縦型パイポーラトランジスタの前記第2導電型ベース が、表面層であって、かつ少なくとも第1導電型埋め込 みコレクタ取り出し拡散層内の高濃度取り出し拡散層に 50

接触する第2導電型の高濃度拡散層を有しており、前記 第2導電型ペースの不純物濃度が約1~3×10''cm ⁻¹、第2導電型ベースの拡散深さが0.8~2.3μm であり、さらに、第2導電型ペースと第1導電型エミッ タとが短絡されている静電破壊防止素子を有するので、 電圧による内部回路の破壊を防ぐため、ブレイクダウン **電圧値のくずれにくいアバランシェブレイクダウンを、** その補償として複合したものを提供することもできる。 【0.116】つまり、過量の電圧の印加による半導体装 置の回路の破壊を防止することができる静電破壊防止素 子を具備した半導体製造装置を得ることが可能となる。 また、本発明の半導体装置の製造方法においては、上記 のような縦型バイポーラトランジスタを静電破壊防止素 子として具備する半導体装置が、例えば、PチャネルM OS、NチャネルMOS、CMOS、パイポーラトラン ジスタ、BiCMOS又はこれらが併設された半導体装 置を形成する際に、それら半導体装置の製造工程を利用 することにより、特別な工程を付加することなく同時に 形成することができるので、製造工程の簡略化による製 20 造コストの減少を図ることが可能となる。

【図面の簡単な説明】

【図1】本発明の半導体装置の実施例1における前半の 製造工程を示す各工程の半導体装置の断面図である。

【図2】本発明の半導体装置の実施例1における後半の 製造工程を示す各工程の半導体装置の断面図である。

【図3】本発明の半導体装置における静電破壊防止素子 の拡散層の配置を示す平面図である。

【図4】本発明の半導体装置における静電破壊防止素子のエミッタ直下の濃度プロファイルを示すグラフである。

【図5】本発明の半導体装置における静電破壊防止素子 のコレクタ電圧とコレクタ電流との関係を示すグラフで ある。

【図6】本発明の半導体装置の要部を示す等価回路図である。

【図7】本発明の半導体装置の実施例2における前半の 製造工程を示す各工程の半導体装置の断面図である。

【図8】本発明の半導体装置の実施例2における後半の 製造工程を示す各工程の半導体装置の断面図である。

【図9】本発明の半導体装置の実施例3における前半の 製造工程を示す各工程の半導体装置の断面図である。

【図10】本発明の半導体装置の実施例3における後半の製造工程を示す各工程の半導体装置の断面図である。

【図11】本発明の半導体装置における静電破壊防止素子の拡散層の配置を示す平面図である。

【図12】本発明の半導体装置における静電破壊防止素子のエミッタ直下の濃度プロファイルを示すグラフである。

【図13】本発明の半導体装置の実施例4における前半の製造工程を示す各工程の半導体装置の断面図である。

【図14】本発明の半導体装置の実施例4における後半の製造工程を示す各工程の半導体装置の断面図である。

【図15】本発明の半導体装置における静電破壊防止素子の拡散層の配置を示す平面図である。

【図16】本発明の半導体装置における静電破壊防止素子のエミッタ直下の濃度プロファイルを示すグラフである。

【図17】本発明の半導体装置の実施例5における前半の製造工程を示す各工程の半導体装置の断面図である。

【図18】本発明の半導体装置の実施例5における後半 10の製造工程を示す各工程の半導体装置の断面図である。

【図19】本発明の半導体装置の実施例6における前半の製造工程を示す各工程の半導体装置の断面図である。

【図20】本発明の半導体装置の実施例6における後半の製造工程を示す各工程の半導体装置の断面図である。

【図21】本発明の半導体装置における静電破壊防止素 子の拡散層の配置を示す平面図である。

【図22】本発明の半導体装置における静電破壊防止素子のコレクタ電圧とコレクタ電流との関係を示すグラフである。

【図23】本発明の半導体装置の実施例7における前半の製造工程を示す各工程の半導体装置の断面図である。

【図24】本発明の半導体装置の実施例7における後半の製造工程を示す各工程の半導体装置の断面図である。

【図25】本発明の半導体装置の実施例8における前半の製造工程を示す各工程の半導体装置の断面図である。

【図26】本発明の半導体装置の実施例8における後半

の製造工程を示す各工程の半導体装置の断面図である。 【図27】本発明の半導体装置における静電破壊防止素

子の拡散層の配置を示す平面図である。

【図28】本発明の半導体装置の実施例9における前半 。の製造工程を示す各工程の半導体装置の断面図である。

【図29】本発明の半導体装置の実施例9における後半の製造工程を示す各工程の半導体装置の断面図である。

【図30】本発明の半導体装置における静電破壊防止素子の拡散層の配置を示す平面図である。

【図31】本発明の半導体装置の実施例10における前半の製造工程を示す各工程の半導体装置の断面図である。

【図32】本発明の半導体装置の実施例10における後 40 半の製造工程を示す各工程の半導体装置の断面図であ る。

【図33】本発明の半導体装置のエピタキシャル層の膜厚とスナップバック電圧との関係を示す図である。

【図34】従来の半導体装置の製造工程を示す断面図である。

【図35】従来の半導体装置の平面図である。

【図36】従来の半導体装置の別の製造工程を示す断面 図である。

【図37】従来の半導体装置の別の平面図である。

【図38】従来の半導体装置のさらに別の製造工程を示す断面図である。

【図39】従来の半導体装置のさらに別の製造工程を示す断面図である。

【図40】従来の半導体装置のさらに別の平面図である。

【図41】従来の半導体装置における静電破壊防止案子のエミッタ直下の濃度プロファイルを示すグラフである。

【図42】従来の半導体装置における静電破壊防止素子のコレクタ電圧とコレクタ電流との関係を示すグラフである。

【符号の説明】

1, 21, 41, 61, 81, 111, 131, 151, 171, 191 半導体 基板

2, 22, 62, 82, 112, 132, 172, 192 N⁺ 拡散層 2a, 22a, 62a, 62b, 82a, 82b, 112a, 132a, 172a, 172 b, 192a, 192b 埋め込みコレクタ

3, 23, 42, 64, 85, 113, 133, 152, 176, 194 エピタ 20 キシャル層

6a, 25a, 44a, 67a, 87a, 116a, 136a, 154a, 178a, 197a ペース

6b, 25b, 27c, 44b, 45b, 87b, 89d, 116b, 136b, 137c, 154b, 156b, 197c, 200c MOSTr形成用低濃度不純物領域

7a, 27a, 45a, 68a, 89a, 120a, 137a, 156a, 179a, 20 0a 埋め込みコレクタ取り出し拡散層

7b, 27b, 68b, 68c, 89b, 89c, 120b, 137b, 179b, 179c, 200b コレクタ層

30 8, 28, 46, 69, 90, 117, 138, 158, 180, 201 SiO . 膜

9, 29, 47, 70, 91, 118, 139, 159, 181, 202 ナイトライド膜

11, 31, 48, 72, 93, 118, 121, 141, 160, 183, 204 素子分離領域

12, 32, 49, 122, 142, 161, 184, 205 ゲート酸化膜 67b, 87b, 178b, 197b 索子分離用低濃度不純物ウェル 75a, 75b, 89aa, 89cc, 179aa, 179cc, 200aa, 200bb コレクタ補償拡散層

0 76, 97, 186, 210 活性ペース

13, 33, 50, 95, 123, 143, 162, 207 ゲート電極

14, 34, 51, 96, 124, 144, 163, 208 N 拡散層

15, 35, 52, 98, 125, 145, 164, 209 サイドウォール スペーサ

20a, 40a, 57a, 80a, 80d, 103a, 103d, 130a, 150a, 1 69a, 178aaa, 186a, 215a, 215c エミッタ

20b, 40b, 57b, 80b, 80c, 103b, 103c, 130b, 150b, 169b, 179aaa, 179cc, 215b, 215e 高濃度取り出し拡散層

50 20c 40c, 57c, 103e, 130c, 150c, 169c, 215d ソース

/ドレイン領域 18, 38, 55, 78, 101, 128, 148, 167, 189, 213 NS


G/BPSG膜


19, 39, 56, 79, 102, 129, 149, 168, 190, 214 メタ


ル配線


116aa, 116bb, 136aa, 136bb, 154aa, 154bb, 178aa, 1 78bb, 197aa, 197bb, 197cc 高濃度拡散層


【図2】 【図1】


























(h)











【図17】 【図14】 **(e)** P(100) **(f)** Nepl N* 82a ##333341 (g) .l 68b 803 I 2 99 (h) 7500 4 e E E [図21] 【図35】 [図22] 305 **砂排成分が効く** 10g (3479条注) 0 -2 -6 -8 -10 -12 トランジスタ動作を 起こし戻る アパランシェ アルイクタウン パンチスルー 10 5 コレクタ電圧 (V) [図30] B-

[図18]













[図23]













【図19】













【図25】














[図20]

















[図34]





【図29】







【図31】












[図40]




【図42】





[図32]





【図38】












【図41】



フロントページの続き

(51)Int.Cl. 6

識別記号

F I

29/73

9170-4M

H01L 27/06 27/04 321

B H

29/72